This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

⑲日本国特許庁(JP)

印実用新案出職公開

® 公開実用新案公報 (U) 平4-38139

Øint, Cl. ¹

美別紀号

庁内敬理委号

●公開 平成4年(1992)3月31日

H 03 M 1/10 1/36

9065-5 J 9065-5 J

審査請求 未請求 請求項の数 1 (全 頁)

日本の名称 A/Dコンパータ

母実 頤 平2-79993

每出 順 平2(1990)7月26日

伊 安 者 昌 宏

東京都港区芝5丁目7番1号 日本電気株式会社内

の出 顕 人 日本電気株式会社

東京都港区芝5丁目7番1号

砂代 理 人 弁理士 桑井 清一

明細書

1. 考案の名称

A/Dコンバータ

2. 実用新案登録請求の範囲

から供給される電流に基づく所定のコンパレータの比較結果が所定値以下となるまでスイッチを当該状態に保持すると共に前記ディジタル可変抵抗プロックの抵抗値を変化させるコントローラとを備えたことを特徴とするA/Dコンバータ。

3. 考案の詳細な説明

[産業上の利用分野]

本考案は並列比較形A/Dコンパータに関し、 特にゼロスケールオフセットの自動補正に関する。

[従来の技術]

従来の並列比較形A/Dコンバータは例えば3bitの分解能であれば、第2図に示すように電圧分割用抵抗(1/2R)43と、電圧分割用抵抗(3/2R) がは、R)10~15と電圧分割用抵抗(3/2R) 9とコンパレータ2~8と、デコーダ1と、VRE F端子34とVin端子33と、GND端子35を有しており、個々のコンパレータ2~8はVin端子33に印加された電圧と電圧分割用抵抗(1/2

R) 43と電圧分割用抵抗(R) 10~15電圧 分割用抵抗(3/2R)9によって分圧されたそ れぞれの電圧を比較し、Vin端子33に印加され た電圧が高い場合に"1"、低い場合に"0"の 信号をデコーダ1に送る。 デコーダ1は個々のコ ンパレータ2~8が"1"と出力した数を2進数 に変換してB0端子36, B1端子37, B2端子3 8に出力し、 Vin端子33に印加されたアナログ 電圧のA/D変換を行う。 ここでコンパレータ8. のオフセットによるゼロスケールオフセットを補 整する場合、 第3図に示すようにGND端子35 に可変抵抗44を接続し、基準電圧源46から1 /2LSBの電圧をVin端子33に印加し、ちょ うどコンパレータ8の出力が"0"から"1"に 変化する点になるよう、可変抵抗44の抵抗値を 調整する。

[考案が解決しようとする課題]

ここで可変抵抗の調整によって補整できるゼロ スケールオフセットは負側にずれた分のみであり、

正側にずれた分については補整不可能であるという問題があった。

またゼロスケールオフセットの補整の度に基準 電圧源を用意して可変抵抗の調整を行わなければ ならず、作業が煩雑であるという問題があった。

[課題を解決するための手段]

本考案のA/Dコンパータは、直列に接続されて基準電圧が印加される複数の電圧分割用抵抗と、電圧分割用抵抗の各接統点からの基準電圧と変換対の方式を設定した。
ありまれる複数のの基準電圧と変数ののできれる複数のできれる複数のであるにおいて、
おりまれて、
のアナを備えた
の最近に、
の最近に、
の最近に、
のののでは、
ののできるが、
ののできるが、
ののできるが、
ののでは、
ののできるが、
ののでは、
のでは、
ののでは、
ののでは、

同一値の電流を供給し得るスイッチと、ゼロスケールオフセット補正の指令信号により起動して前記スイッチを介して定電流源から供給される電流に基づく所定のコンパレータの比較結果が所定値以下となるまでスイッチを当該状態に保持すると共に前記ディジタル可変抵抗プロックの抵抗値を変化させるコントローラとを備えたことを特徴とする。

[実施例]

次に本考案について図面を参照して説明する。

第1図は本考案の一実施例の回路図であり、3 bitの分解能の並列比較形A/Dコンパータである。デコーダ1,コンパレータ2~8,電圧分割用抵抗(R)10~15,電圧分割用抵抗(3/2R)9,Vin端子33,VREF端子34,B0端子36,B1端子37,B2端子38による通常のA/D変換については従来技術で説明した通りであり、アナログスイッチ24~25をそれぞれVin端子33,VREF端子34に接続し、抵抗16

~20、 スイッチ26~29から成るディジタル 可変抵抗プロック41を所要の抵抗値に固定して いれば通常のA/D変換動作を行う。ここで、コ ントロール端子40に信号が入ると、ゼロスケー ルオフセット補正動作を行う。以下に動作を説明 する。コントロール端子40に信号が入るとコン トローラ31はゼロスケールオフセット補正の信 号をコントロール信号ライン42を通してアナロ グスイッチ24, 25及び抵抗コントローラ30 に送る。アナログスイッチ24は、トランジスタ 22, 23によって構成されたカレントミラー回 路のうちトランジスタ22に流れる電流が基準抵 抗21に流れて生ずる電圧降下分(本回路の場合 基準抵抗21の抵抗値が[1.5LSBの電圧] ノ [流れる電流] (Ω)と設定しており、電圧降 下分は1. 5LSB分の電圧である)がコンパレ ータ2~8に印加させる。また、アナログスイッ チ25はトランジスタ22、23によって構成さ れたカレントミラー回路のうちトランジスタ23 に流れる電流を電圧分割用抵抗(R)10~15、

電圧分割用抵抗(3/2R)9、 及びディジタル 可変抵抗プロック41に流す。ここでトランジス タ22,23それぞれに流れる電流は、カレント ミラー回路を構成していることにより同一電流値 が流れる。また抵抗コントローラ30はアナログ スイッチ26~29をすべてオフにし、コントロ ーラ31からゼロスケールオフセット補正の信号 を受けている間、アナログスイッチ29、アナロ グスイッチ28、アナログスイッチ27、アナロ グスイッチ26の順にオンに切り替えていく。こ こでコンパレータアは基準抵抗21による電圧降 下分(VR21(V)/5LSB分の電圧)と、電圧分割用 抵抗(R)15とディジタル可変抵抗プロック4 1による電圧降下分を比較しVR21(V)の方が大き い場合に比較信号ライン39を通じて、コントロ ーラ31に"1"の信号を送る。

コントローラ31はコンパレータ7より"1"の信号を受け取るとゼロスケールオフセット補正の保持及び通常のA/Dコンパータへの動作切り替えのため、補正終了の信号をコントロール信号

ライン42を通じて抵抗コントローラ30及びアナログスイッチ24, 25に送る。

抵抗コントローラ30は補正終了の信号を受け取るとアナログスイッチ26~29のうち、その際オンしているアナログスイッチをオンに保持され、ジタル可変抵抗プロック41はオンに保持されたアナログスイッチ(第1図の状態ではアナログスイッチ28)によって、抵抗値(第1図の状態では抵抗16+抵抗17+抵抗18の値)が設定される。またアナログスイッチ24,25はそれぞれVin端子33,VREF端子34に接続され、通常のA/Dコンバータ動作を行う様保持される。

以上説明したように、カレントミラー回路によって得られる同一電流値を基準抵抗21と、電圧分割抵抗(R)15及びディジタル可変抵抗プロック41に流して得られる電圧をコンパレータで比較し、同一電圧になるまでディジタル可変抵抗プロック41の抵抗値を下げていき、保持することによってゼロスケールオフセットの補正を行う。

[考案の効果]

以上説明したように本考案は、コントロール信号を受ける毎にゼロスケールオフセットを自動的に補正するため、A/D変換時にゼロスケールオフセットの影響がない精度の高い変換を実現でき、また、補正を行う手間を省くことができる。

4. 図面の簡単な説明

第1図は本考案の一実施例の回路図、第2図は 従来の並列比較形A/Dコンバータの回路図、第 3図は従来の並列比較形A/Dコンバータでゼロ スケールオフセットを補正する際の回路図である。

- 1・・・・・・デコーダ、
- 2~8・・・・・コンパレータ、
- g・・・・・・電圧分割用抵抗(3/2R)、
- 10~15····電圧分割用抵抗(R)、
- 16~20・・・ディジタル可変用抵抗、
- 21・・・・・・基準抵抗、
- 22, 23・・・・トランジスタ、

- 24~29・・・アナログスイッチ、
- 30・・・・・・抵抗コントローラ、
- 31・・・・・・コントローラ、
- 32・・・・・・ V DD端子、
- 33····· Vin端子、
- 34 · · · · · V REF端子、
- 35・・・・・・GND 端子、
- 36·····B0端子

(ディジタル出力0ビット目)、

37・・・・ B1 端子

(ディジタル出力1ピット目)、

38・・・・・B2端子

(ディジタル出力2ビット目)、

- 39・・・・・比較信号ライン、
- 40・・・・・コントロール端子、
- 41・・・・・ディジタル可変抵抗プロック、
- 42・・・・・コントロール信号ライン、

43・・・・・電圧分割用抵抗(1/2R)、

44・・・・・可変抵抗、

45・・・・・オフセット G N D 端子 (可変抵抗 4 2 によりゼロスケー ルオフセットを補正した場合)、


46・・・・・基準電圧源。

実用新案登録出願人 日本電気株式会社

代理人 弁理士 桑 井 清 一

419 実開 4 - 38139


第1図



420

実図 4- 38139

第2図



採路 4~ 3813 9 421

第3図

UM-LO-4-38139

Japanese Utility Model Application Laid Open No.; 4:38139

Japanese Utility Model Application Laid Open Date; March 31, 1992

Japanese Utility Model Application Filing No.; 2-79993

Japanese Utility Model Application Filing Date; July 26, 1990

Title of Device; A/D Converter

Name of Deviser; Masahiro Ebukuro Applicant; NIHON Electric Co., Ltd. UM-LO-4-38139

SPECIFICATION

1. Title of Device A/D Converter

2. Claim

An A/D converter provided with a plurality of voltage dividing resistances which are serially connected and applied a reference voltage and a plurality of comparators which are inputted the reference voltage from each junction point of the voltage dividing resistances and an analog voltage intended for conversion; and characterized by being further provided with a digital variable resistance block which is disposed at the lowest voltage side of said voltage dividing resistances and is capable of gradually varying the resistance value, a constant current source which supplies a current to a reference resistance disposed parallel with said voltage dividing resistances and said digital variable resistance block, switches which are disposed between each of an input terminal of said reference voltage and an input terminal of said analog voltage and input terminals of said comparators and are able to supply currents with identical values from said constant current source to said voltage dividing resistances and said comparators, and a controller which is activated by a command signal of zero scale offset correction to hold the conditions of the switches and concurrently vary the resistance value of said digital variable resistance block until the comparison result of a predetermined comparator based on the currents supplied from the constant current source through said switches becomes no more than a predetermined value.

3. Detailed Explanation of Device

<Industrially Applicable Technical Field>

The present device pertains to a parallel comparison type A/D converter and relates in particular to automatic correction of zero scale offset.

<Prior Art>

A conventional parallel comparison type A/D converter, for instance in the case of having 3 bit resolution, comprises, as illustrated in the Figure 2, a voltage dividing resistance (1/2R) 43, voltage dividing resistances (R) 10-15, a voltage dividing resistance (3/2R) 9, comparators 2-8, decoder 1, V REF terminal 34, V in terminal 33, and GND terminal 35. The individual comparators 2-8 compare the voltage applied to the V in terminal 33 with each voltage given by voltage division by the voltage dividing

UM-LO-4-38139 3

resistance (1/2R) 43, the voltage dividing resistances (R) 10·15 and the voltage dividing resistance (3/2R) 9 and send to the decoder 1 a signal of "1" in case the voltage applied to the V in terminal 33 is higher or a signal of "0" in case that voltage is lower. The decoder 1 converts numbers outputted as "1" by the individual comparators 2·8 to binary numbers for outputting into B0 terminal 36, B1 terminal 37 and B2 terminal 38 and carries out A/D conversion of the analog voltage applied to the V in terminal 33. Then, in case where zero scale offset due to offset of the comparator 8 is to be corrected, as illustrated in Figure 3, a variable resistance 44 is connected to the GND terminal 35 and a voltage of 1/2 LSB from the reference voltage source 46 is applied to the V in terminal 33 and the resistance value of the variable resistance 44 is adjusted to be such a point that the output of the comparator 8 is just changed from "0" to "1"

<Problems to Be Solved by The Device>

However, there arises a problem that the zero scale offset which can be corrected by such adjustment of variable resistance is limited only to the portion offset to negative side and that the portion offset to positive side is unable to be corrected.

There is another problem that at every time of zero scale offset correction being carried out, it is required to provide a reference voltage source and adjust a variable resistance and that such operation is complicated.

<Measures to Solve The Problems>

An A/D converter according to the present device is an A/D converter provided with a plurality of voltage dividing resistances which are serially connected and applied a reference voltage and a plurality of comparators which are inputted the reference voltage from each junction point of the voltage dividing resistances and an analog voltage intended for conversion; and is

characterized by being further provided with a digital variable resistance block which is disposed at the lowest voltage side of said voltage dividing resistances and is capable of gradually varying the resistance value, a constant current source which supplies a current to a reference resistance disposed parallel with said voltage dividing resistances and said digital variable resistance block, switches which are disposed between each of an input terminal of said reference voltage and an input terminal of said analog voltage and input terminals of said comparators and are able to supply currents with identical values from said constant current source to said voltage dividing resistances and said comparators, and a controller which is activated by a command signal of zero scale offset correction to hold the conditions of the switches and concurrently vary the

UM·LO·4·38139

resistance value of said digital variable resistance block until the comparison result of a predetermined comparator based on the currents supplied from the constant current source through said switches becomes no more than a predetermined value.

<Example>

Now, the present device is explained with reference to the drawing.

The Figure 1 is a circuit diagram showing one example of the present device and illustrates a parallel comparison type A/D converter with 3 bit resolution. conventional A/D conversion, which is based on decoder 1, comparators 2-8, voltage dividing resistances (R) 10.15, voltage dividing resistance (3/2R) 9, V in terminal 33, V REF terminal 34, B0 terminal 36, B1 terminal 37 and B2 terminal 38, is as explained already in the section of "Prior Art". And, in case where analog switches 24 and 25 are each connected to V in terminal 33 and V REF terminal 34 and a digital variable resistance block 41 consisting of resistances 16-20 and switches 26-29 is fixed at a required resistance value, normal A/D conversion operation takes place. Then, when a signal is inputted into a control terminal 40, zero scale offset correction operation is carried out. Herein below is explained the operation. When a signal is inputted into the control terminal 40, a controller 31 sends a signal of zero scale offset correction to the analog switches 24, 25 and a resistance controller 30 via a control signal line 42. The analog switch 24 applies to the comparators 2.8 a voltage drop portion which generates because a current flowing in a transistor 22 of a current mirror circuit constructed of transistors 22, 23 flows into a reference resistance 21 (in the case of this circuit, the resistance value of the reference resistance 21 is set at [1.5 LSB voltage] / [flowing current] (Ω) and thus the voltage drop portion is a voltage of 1.5 LSB portion). And, the analog switch 25 flows a current flowing in the transistor 23 of the current mirror circuit constructed of the transistors 22, 23 to the voltage dividing resistances (R) 10-15, the voltage dividing resistance (3/2R) 9 and the digital variable resistance block 41. Then, the currents flowing in each of the transistors 22, 23 make up the current mirror circuit and therefore flow at identical current values. resistance controller 30 turns all of analog switches 26.29 off and successively switches to "on" analog switch 29, analog switch 28, analog switch 27 and analog switch 26 in this order while receiving a signal of zero scale offset correction from the controller 31. Then, the comparator 7 compares a voltage drop portion due to the reference resistance 21 (voltage of V R21(V)/5LSB portion) with a voltage drop portion due to the voltage dividing resistance (R) 15 and the digital variable resistance block 41 and, in case where V R21(V) is larger, sends a signal of "1" to the controller 31 via a comparison signal line

UM-LO-4-38139 5

39.

Upon receipt of the signal of "1" from the comparator 7, the controller 31 sends a signal of correction termination to the resistance controller 30 and the analog switches 24, 25 through the control signal line 42 for holding the zero scale offset correction and switching the operation to normal A/D converter.

Upon receipt of the signal of correction termination, the resistance controller 30 holds the "on" condition of the analog switch then kept "on" among the analog switches 26-29, and the digital variable resistance block 41 undergoes the setting of a resistance value (in the condition of the Figure 1, a value of resistance 16 + resistance 17 + resistance 18) by means of the analog switch then held "on" (in the condition of the Figure 1, analog switch 28). And, the analog switches 24, 25 are each connected to the V in terminal 33 and the V REF terminal 34 and are maintained so as to perform the normal A/D converter operation.

As explained herein above, the correction of zero scale offset is conducted by comparing, by use of the comparator 7, the voltages obtained by flowing the identical current values given by the current mirror circuit to the reference resistance 21 and to the voltage dividing resistance (R) 15 and the digital variable resistance block 41 and lowering the resistance value of the digital variable resistance block 41 until reaching the identical voltage and retaining the lowered resistance value.

<Effect of Device>

As explained in the foregoing description, as zero scale offset is automatically corrected at every time of receipt of a control signal, the present device is able to realize highly precise conversion without influence of zero scale offset at the time of A/D conversion and obviate trouble to carry out correction.

4. Brief Explanation of Drawing

The Figure 1 is a circuit diagram of one example of the present device, the Figure 2 is a circuit diagram of a conventional parallel comparison type A/D converter and the Figure 3 is a circuit diagram illustrative of conducting correction of zero scale offset with a conventional parallel comparison type A/D converter.